K8（凯发中国）凯发-天生赢家·一触即发

　　5月25日，在上海举行的2026国际电路与系统研讨会（ISCAS 2026）上，华为公司董事、半导体业务部总裁何庭波在题为《半导体新路径探索与实践》的主旨演讲中，正式提出了“韬（τ）定律”。这是中国在全球半导体领域首次提出指导产业发展的新原则，直接向统治了芯片行业六十年的摩尔定律发起了挑战。这一事件的分量丝毫不亚于当年戈登·摩尔本人写下那行著名的预测。换言之，我国的科技力量已经从遵循既定规则，进化到了为全行业制定新规则的崭新阶段。

　　要理解“韬定律”的核心价值，首先需厘清摩尔定律为何面临失效危机。摩尔定律的本质是“几何缩微”，即每隔约两年将晶体管做得更小、更密，通过在同等面积内集成更多元器件来实现性能翻倍。过去几十年，全球半导体产业正是依靠从90纳米、28纳米一路推进至3纳米、2纳米的技术路线取得了长足发展。然而如今，晶体管尺寸已逼近原子级别，若继续缩小，量子隧穿效应将导致电子失控、漏电发热严重，技术代价剧增而收益递减。更为严峻的是，建设一条先进制程生产线需耗资数百亿美元，设计一颗顶级芯片的研发预算也超过十亿美元。以往制程越先进，单个晶体管成本越低，如今却呈现出越做越贵的趋势。简而言之，单纯依赖摩尔定律已显得难以为继。

　　面对这一困局，华为给出的解决方案是：不再执着于缩小物理尺寸，转而致力于压缩时间。何庭波在演讲中明确提出，要以“时间缩微”替代“几何缩微”。这里引入了一个关键概念——τ（Tau），即时间常数，用于描述电路响应和信号传播所需的时间。华为的创新思路在于，以系统性降低时间常数τ为总目标，在器件、电路、芯片、系统四个层面进行协同优化，持续压缩信号传播时延，让信息传输更加高效，从而在不依赖更先进制程工艺的前提下，同步提升芯片性能和晶体管密度。

　　打个比方便能清晰理解：以往的芯片厂商如同修路队，拼命将道路修得更宽更直以求车辆行驶顺畅；如今道路拓宽已达极限，新的策略则是直接将目的地拉近——通过垂直堆叠技术，将原本在芯片平面上分散布局的关键模块“折叠”至立体空间的不同层级，大幅缩短信号从A点到B点的物理距离，响应速度自然得以提升。这便是华为的核心技术突破：“逻辑折叠”。这项技术的构想源于外部环境的倒逼。在美国限制获取最先进EUV光刻机的背景下，华为并未停滞不前，而是提前数年便着手探索一条不依赖尖端光刻设备也能实现芯片性能持续攀升的路径。

　　“逻辑折叠”的实际效能如何？数据提供了有力佐证。根据何庭波公布的数据，即将于今年秋季发布的麒麟2026芯片采用了双层逻辑折叠架构，其晶体管密度提升了惊人的53.5%，水平已逼近台积电3纳米制程的密度标准。与此同时，该芯片的能效提升了41%。值得注意的是，这些显著的性能跃升是在仅使用DUV光刻机、未配备EUV光刻机的条件下实现的。更令人振奋的是，“韬定律”并非停留在理论层面的构想。何庭波明确表示，在过去六年间，华为基于这一新原则已成功设计并量产了381款芯片，广泛覆盖手机、AI计算、通信及汽车电子等多个领域。这意味着“韬定律”已在大规模商用实践中得到了充分验证，绝非实验室中的理论模型。

　　关于未来的演进方向，按照何庭波公布的路线年，基于“韬定律”的高端芯片晶体管密度将达到等效1.4纳米制程的水平。放眼未来十年，华为将持续推进全面折叠技术，甚至发展出更多层级的折叠架构，不断优化从器件、电路到芯片和系统的全栈性能。综上所述，以往行业竞争聚焦于几纳米的制程工艺，比拼的是谁的制造尺度更精细；如今华为提出，芯片性能的优劣不仅取决于制造工艺，更取决于架构设计与互联效率。这条新赛道一旦全面跑通，整个芯片行业的竞争规则都将被改写。更重要的是，“韬定律”和“逻辑折叠”为我国半导体产业开辟了全新的战略纵深。

　　过去，芯片企业的竞争力几乎等同于是否拥有最先进的光刻机和最前沿的制程工艺，话语权长期掌握在台积电、三星等少数企业手中。“韬定律”则开辟了一条新路：核心竞争力可以源自成熟工艺结合系统级创新、先进封装技术、内存带宽以及互联架构设计。这意味着，即便在光刻机设备短期内无法追平国际最先进水平的情况下，只要在时间与架构优化的道路上保持领先，我们依然能够持续推出具备强大竞争力的芯片产品。返回搜狐，查看更多k8凯发集团