K8（凯发中国）凯发-天生赢家·一触即发

　　K8凯发官网平台入口

　　在智能手机、AI服务器、云计算中心的运行中，DRAM（动态随机存取存储器）扮演着“临时数据仓库”的关键角色，其技术水平直接决定了电子设备的运算速度与能效。近期，全球半导体行业正迎来DRAM领域的历史性技术变革——从依赖极紫外光刻（EUV）的平面缩放，转向垂直架构设计，未来更将迈向三维堆叠（3D DRAM）。这场变革不仅将大幅降低芯片制造成本，还将重塑ASML、三星、SK海力士等全球半导体巨头的竞争态势，甚至为行业催生新的增长点。

　　过去二十年，DRAM行业提升数据存储密度的核心思路的是“缩小特征尺寸”——通过不断减小芯片上晶体管和电容器的间距（即“特征尺寸F”），在同样大小的晶圆上集成更多存储单元。自2022年DRAM进入1a节点后，制造商不得不依赖ASML的EUV设备来实现更精细的电路图案，但EUV设备成本极高，且每代新节点所需的EUV曝光次数持续增加，给三星、SK海力士等企业带来沉重的成本压力。

　　为突破这一瓶颈，行业开始转向架构创新，核心方向是从当前主流的6F²单元架构过渡到4F²架构。这里的“F²”代表DRAM单元的面积单位，数值越小，相同晶圆上能集成的存储单元越多。与6F²相比，4F²架构的关键突破在于“垂直集成”——将原本并排摆放的晶体管和电容器改为垂直堆叠，比如三星的“垂直沟道晶体管（VCT）”和SK海力士的“垂直栅极（VG）”设计，通过这种结构调整，DRAM单元面积可缩小约30%，且无需进一步缩小特征尺寸。

　　技术调整带来的直接好处十分显著。ASM国际数据显示，4F²架构会让DRAM的特征尺寸从当前6F²的9nm回调至11nm，这一“重置”能大幅减少EUV设备的使用：东京电子测算，4F²架构下EUV光刻层数可减少超50%，SK海力士更是表示，其EUV相关成本有望降至6F²时代的一半。按照行业规划，三星、SK海力士预计在2027年末至2028年推出采用4F²架构的D0a节点DRAM，2029年前后实现大规模量产。

　　值得注意的是，不同企业的技术路线选择存在差异。美光科技由于较晚采用EUV技术，计划跳过4F²阶段，直接研发3D DRAM。TechInsights数据显示，截至2022年8月，美光拥有超过30项3D DRAM相关专利，远超三星的15项和SK海力士的10项，这为其直接推进三维技术奠定了基础。

　　如果说4F²是DRAM技术的“过渡方案”，那么3D DRAM则是行业公认的长期终极方向。这种技术借鉴了3D NAND的思路，将DRAM存储单元旋转90度后垂直堆叠多层，通过增加堆叠层数而非缩小特征尺寸来提升存储密度——就像把“单层平房”改造成“多层高楼”，在同样的地面面积上容纳更多住户。

　　Yole（法国半导体研究机构）预测，3D DRAM的特征尺寸可放宽至20-25nm，这一尺寸无需依赖EUV设备，传统的深紫外光刻（DUV）即可满足制造需求。对于半导体行业而言，这意味着长期困扰的EUV依赖问题将得到缓解：东京电子明确表示，3D DRAM架构下将完全消除对EUV的需求。

　　不过，3D DRAM的落地仍需时间。当前技术面临两大挑战：一是硅晶体管的高温制造工艺与多层堆叠不兼容，需要研发低温可加工的氧化物半导体材料；二是水平放置的电容器需要新型超高介电常数（高k）材料，才能保证足够的电荷存储能力。行业普遍预计，3D DRAM将在2030年后逐步进入研发验证阶段，2030年代中期实现规模化生产。

　　作为全球EUV设备的唯一供应商，ASML的业绩与DRAM、逻辑芯片的技术路线深度绑定。从短期来看，ASML仍将受益于行业需求：特斯拉的订单、英特尔对先进制程的投资、AI热潮带动的高带宽存储器（HBM）需求，以及SK海力士采购的高数值孔径（High-NA）EUV设备，都将支撑其未来1-2年的出货增长。数据显示，ASML对DRAM厂商的EUV出货量预计从2025年的15台增长至2028年的近30台。

　　但长期来看，DRAM技术变革将给ASML带来压力。伯恩斯坦研究模型显示，DRAM贡献了ASML未来5年EUV总出货量的35%-40%，而4F²架构会让EUV出货量在2027-2028年达峰后趋于平稳，3D DRAM的普及更将直接削减EUV需求。此外，逻辑芯片领域向全环绕栅极（GAA）技术的过渡也会降低光刻强度，多重因素叠加下，ASML的EUV业务增长预计在2030年前后放缓。

　　DRAM技术从“依赖光刻”转向“架构与材料创新”，也为半导体设备行业的其他领域带来新机遇。其中，先进封装和蚀刻、沉积设备企业成为主要受益者。

　　在先进封装领域，4F²架构需要采用“晶圆对晶圆（W2W）混合键合”技术——将DRAM的外围电路和存储阵列分别制造在两片晶圆上，再通过键合工艺堆叠在一起，这一过程需要高精度的晶圆研磨和键合设备。DISCO作为全球晶圆研磨设备的龙头，已在NAND领域占据主导份额，有望将优势延伸至DRAM领域；东京电子则预计，W2W混合键合市场规模将从2025年的1000亿日元增长至2030年的3000亿日元，年复合增长率达24%。

　　在蚀刻与沉积领域，4F²的垂直晶体管和3D DRAM的多层堆叠，都需要更复杂的蚀刻工艺（如高深宽比沟槽加工）和原子层沉积（ALD）技术。ASM国际已推出针对4F²的新型ALD工艺，可实现位线、字线的精准沉积，以及垂直结构的稳定支撑；该公司预测，ALD市场规模将从2024年的30亿美元增长至2030年的51-61亿美元，外延（Epi）市场也将从15亿美元扩张至25-32亿美元，增长动力主要来自DRAM技术变革。

　　对于中国半导体企业而言，DRAM技术变革提供了特殊的追赶机遇。由于EUV设备进口受限，中国企业在传统平面缩放路线D DRAM技术不依赖EUV，为其提供了“换道超车”的可能。据悉，长鑫存储（CXMT）、长江存储（YMTC）已启动4F²技术的研发，长期更计划布局3D DRAM。

　　不过，国际巨头仍握有明显的先发优势。从专利积累来看，三星、SK海力士早在2011年就开始申请3D DRAM相关专利，2018-2019年更是加速布局；美光凭借超过30项核心专利，在3D DRAM技术储备上领先。这些企业通过多年研发，已解决了垂直晶体管制造、多层堆叠兼容性等关键难题，短期内仍将主导全球DRAM市场。

　　这场DRAM技术变革，本质上是半导体行业从“以光刻为核心”向“架构与材料协同创新”的思路转变。对于普通消费者而言，技术进步将带来更高效、更低成本的存储产品，推动AI终端、智能汽车等设备的普及；对于行业而言，新的技术路线将打破原有的竞争格局，催生更多细分领域的龙头企业，持续为全球半导体产业注入新活力。